`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/06/27 09:02:21
// Design Name: 
// Module Name: para
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////
// file: param.v
`ifndef CPU_PARAM
`define CPU_PARAM

`define ADD  5'b00000
`define SUB  5'b00001
`define AND  5'b00010
`define OR   5'b00011
`define XOR  5'b00100
`define SLL  5'b00101
`define SRL  5'b00110
`define SRA  5'b00111
`define ADDI 5'b01000
`define ANDI 5'b01001
`define ORI  5'b01010
`define XORI 5'b01011
`define SLLI 5'b01100
`define SRLI 5'b01101
`define SRAI 5'b01110
`define LW   5'b01111
`define JALR 5'b10000
`define SW   5'b10001
`define BEQ  5'b10010
`define BNE  5'b10011
`define BLT  5'b10100
`define BGE  5'b10101
`define LUI  5'b10110
`define JAL  5'b10111

`endif

















